Chip de 6 andares detona recordes de miniaturização e velocidade

Redação do Site Inovação Tecnológica - 20/10/2025

Protótipo do processador de seis andares: É o recorde absoluto na fabricação e empilhamento de transistores semicondutores.
[Imagem: KAUST]

Chip 3D de seis andares

Com a crescente aproximação dos limites dos componentes eletrônicos, uma das principais estratégias para aumentar a velocidade dos computadores está na fabricação de chips 3D, criando estruturas empilhadas que diminuem o tempo necessário para que os dados desloquem-se de um componente para outro.

Os chips em formato de sobrado - com dois andares - já são comuns, mas Saravanan Yuvaraja e colegas da Universidade de Ciência e Tecnologia Rei Abdullah, na Arábia Saudita, acabam de detonar todos os recordes desses edifícios eletrônicos.

A equipe projetou e construiu o primeiro chip CMOS híbrido de seis camadas para eletrônica de grande porte. Como nenhum outro circuito integrado híbrido tinha excedido até agora as duas pilhas, este feito marca um novo padrão em termos de densidade de componentes e eficiência de integração, abrindo possibilidades em miniaturização e desempenho da eletrônica.

Entre as tecnologias da microeletrônica, os circuitos integrados CMOS (semicondutor complementar de óxido metálico) são encontrados em quase todos os eletrônicos, de celulares e televisores a satélites e dispositivos médicos. E, comparados aos chips de silício convencionais, os microchips CMOS híbridos, como o usado nesta demonstração, são ainda mais promissores para a eletrônica de grandes áreas, colocando mais poder de processamento dentro de cada chip, provendo miniaturização adicional e ganhos de velocidade.

• O que pode matar e o que pode salvar a Lei de Moore

A arquitetura usada é híbrida, permitindo incorporar os mais recentes avanços na fabricação dos transistores.
[Imagem: Saravanan Yuvaraja et al. - 10.1038/s41928-025-01469-0]

Potência em menos espaço

A fabricação de circuitos integrados tipicamente requer temperaturas de centenas de graus Celsius, o que acaba danificando os andares inferiores do chip 3D à medida que novos andares são adicionados. No novo processo, nenhuma etapa de fabricação excedeu 150 °C - impedindo danos às camadas anteriormente depositadas - na verdade, a maioria das etapas foi concluída quase à temperatura ambiente.

Outra exigência é que a superfície das camadas deve ser o mais lisa possível, para que os componentes possam ser depositados de modo perfeitamente alinhado - para o empilhamento vertical funcionar, as camadas devem ser alinhadas corretamente, para uma conexão ideal entre os componentes. Também aqui a nova técnica superou a concorrência, permitindo chegar aos seis andares.

"No projeto de microchips, tudo envolve reunir mais potência em menos espaço. Ao refinar várias etapas da fabricação, fornecemos um modelo para escalar verticalmente e aumentar a densidade funcional muito além dos limites atuais," disse Yuvaraja.

• Reinventando os computadores para a era pós-Lei de Moore

Mais tópicos